AI 芯片突破：3D 堆叠架构研究

斯坦福-MIT 联合单片 3D AI 芯片架构深度研究报告：突破内存墙的垂直计算范式与工程验证

1. 执行摘要与新闻真实性核查

1.1 新闻真实性确认与核心发现

针对用户关于“斯坦福与 MIT 联手突破 AI 芯片瓶颈”的查询，本报告经过对 IEEE 国际电子器件会议（IEDM）官方议程、斯坦福大学与麻省理工学院新闻发布中心、以及商业代工合作伙伴 SkyWater Technology 公告的详尽交叉核对，确认该新闻完全属实。

此次突破并非仅停留在理论仿真阶段，而是已经完成了从学术概念到商业晶圆厂流片的关键跨越。核心事件在于，由斯坦福大学 Subhasish Mitra 教授、H.-S. Philip Wong 教授与 MIT 的 Max Shulaker 教授等领导的多机构联合团队，包括卡内基梅隆大学（CMU）和宾夕法尼亚大学（UPenn）的研究人员，成功研发并在 SkyWater Technology 的美国本土商业产线上制造了一种新型的单片 3D（Monolithic 3D）AI 芯片 1。该成果的具体技术细节和测试数据已收录于 2025 年 12 月在旧金山举办的第 71 届 IEEE 国际电子器件会议（IEDM 2025）的重点论文中，论文编号为 28-5，题为《Foundry Monolithic 3D Unlocks Large Throughput Benefits: 3D Memory with Tucked Sense Amplifiers + Logic using Heterogeneous Silicon CMOS + Resistive RAM + Carbon Nanotube FETs》4。

测试数据表明，在处理基于 Meta 开源大模型 Llama 的工作负载模拟中，该 3D 芯片架构显示出高达 12 倍的性能提升；在早期硬件原型测试中，性能较同类 2D 芯片提升了约 4 倍，有效验证了该架构解决数据传输“交通拥堵”问题的能力 2。这标志着半导体行业在后摩尔定律时代，通过异构集成和垂直缩放技术寻找新增长点的重大里程碑。

1.2 报告导读与研究范围

本报告旨在超越单纯的新闻报道，提供一份详尽的专家级研究报告，深入剖析这一技术突破的工程原理、架构优势、制造工艺挑战及产业影响。报告将首先量化当前 AI 硬件面临的“内存墙”与“小型化墙”危机，随后详细解构单片 3D 集成技术如何通过纳米级层间通孔（ILV）实现“曼哈顿式”的高密度互连。我们将重点探讨低温制造工艺的核心——碳纳米管晶体管（CNFET）与电阻式随机存取存储器（RRAM）的材料科学创新，以及 SkyWater 90nm 工艺在先进封装时代的战略价值。此外，报告还将分析该技术在 Llama 等实际 AI 负载下的性能基准，评估其散热与可靠性挑战，并展望其对未来边缘计算和美国半导体供应链自主化的深远意义。

________________

2. 危机背景：AI 计算范式的物理瓶颈

在深入解析斯坦福-MIT 的解决方案之前，必须首先从物理和系统架构层面，深刻理解当前 AI 硬件所面临的根本性危机。随着人工智能模型特别是大型语言模型（LLM）的参数量呈现指数级爆炸——从数十亿（7B）增长至数万亿（1T+）参数——现有的计算架构已触及物理极限。

2.1 冯·诺依曼架构的崩溃与“内存墙”

现代计算机体系结构主要建立在冯·诺依曼架构之上，其核心特征是中央处理器（CPU）或图形处理器（GPU）与存储器（Memory）在物理上的分离。这种设计在过去几十年中运作良好，但在面对以 Transformer 为代表的 AI 大模型时，显现出了致命的低效。

2.1.1 数据传输的能效灾难

在深度学习的推理和训练过程中，处理器需要不断地从内存中读取庞大的权重矩阵和激活值。研究数据表明，数据搬运所消耗的能量已经远超计算本身。根据斯坦福大学和 MIT 的相关研究，将数据从片外 DRAM 移动到计算核心所消耗的能量，大约是执行一次 32 位浮点运算（FLOP）所消耗能量的 100 到 1000 倍 7。对于像 GPT-4 或 Llama 这样的大模型，在生成每一个 Token 时，都需要遍历庞大的参数集，导致 90% 以上的系统功耗和时间并非用于“智能计算”，而是浪费在了数据在芯片内外的“通勤”路上。

这种现象被称为“内存墙”（Memory Wall）。随着处理器的计算能力（FLOPS）以每 18 个月翻一番的速度增长，内存带宽的增长却相对滞后，导致两者之间的剪刀差越来越大。处理器经常处于闲置状态，等待数据从内存中送达，这就像是一辆法拉利跑车被困在了乡村土路上，其引擎的轰鸣毫无意义 2。

2.1.2 互连延迟的主导地位

在芯片内部，随着工艺节点的缩小，连接晶体管的金属导线变得越来越细，电阻急剧增加。由此产生的 RC 延迟（电阻-电容延迟）使得信号传输速度变慢。在 7nm 或 5nm 节点下，互连线的延迟已经超过了晶体管本身的开关速度，成为制约系统主频提升的主要因素。传统的 2D 平面布局迫使数据在芯片表面进行长距离的横向传输，进一步加剧了这一问题。

2.2 “小型化墙”与摩尔定律的终结

除了内存墙，半导体行业还面临着“小型化墙”（Miniaturization Wall）2。几十年来，通过不断缩小晶体管尺寸来提升性能和降低成本的策略（即摩尔定律）已接近物理极限。

在原子尺度上，量子隧穿效应导致漏电流难以控制，散热问题变得极为棘手。此外，先进制程的研发和建厂成本呈指数级上升，仅有一两家巨头能够承担。这意味着仅仅依靠晶体管微缩已无法满足 AI 对算力每 3.5 个月翻一番的疯狂需求。斯坦福的研究人员指出，为了满足未来 AI 系统 1000 倍的性能提升需求，必须寻找超越传统 2D 缩放的新路径 2。

2.3 现有过渡方案的局限性：2.5D 与 TSV-3D

为了应对上述挑战，工业界目前主要采用 2.5D 封装（如台积电 CoWoS）和基于硅通孔（TSV）的 3D 堆叠技术（如 HBM 高带宽内存）。虽然这些技术缓解了部分带宽问题，但仍存在本质局限：

* 互连密度瓶颈：传统的 TSV 直径通常在 1 到 5 微米之间，这限制了单位面积内的连接数量。虽然相比 2D 互连有提升，但仍无法实现逻辑门级别的细粒度互连 9。

* 物理距离与寄生参数：在 2.5D 封装中，逻辑芯片与存储芯片通过中介层（Interposer）连接，距离仍在毫米级。即便是 3D 堆叠的 HBM，存储堆栈与底部的 GPU 逻辑之间也通过微凸点连接，存在较大的寄生电容和电感，限制了能效的进一步突破。

* 成本高昂：复杂的封装工艺导致良率挑战和高昂的制造成本，使得高性能 AI 芯片价格居高不下。

综上所述，现有的渐进式改良已无法彻底解决 AI 时代的算力饥渴，一场彻底的架构革命势在必行。

________________

3. 架构革命：单片 3D 集成（Monolithic 3D）技术详解

斯坦福、MIT 与 SkyWater 团队提出的“单片 3D”（Monolithic 3D）架构，是对上述物理瓶颈的直接且激进的回应。这不仅是制造工艺的改进，更是计算范式的转换，旨在彻底打破计算与存储的物理边界。

3.1 单片 3D 集成 vs. 传统堆叠

“单片 3D 集成”与传统的“芯片堆叠”（Chip Stacking）有着本质的区别。

* 传统芯片堆叠：是将两个或多个分别制造好的芯片（Die），通过对准、键合（Bonding）等后道工序物理地粘合在一起。这种方式受限于机械对准精度，层与层之间的连接点（通孔）较大且稀疏 2。

* 单片 3D 集成：是在同一个硅晶圆上，像建造摩天大楼一样，逐层“生长”出新的电路层。在底层的硅 CMOS 逻辑电路制造完成后，直接在其上方通过沉积、光刻、刻蚀等半导体工艺，原位制造出绝缘层、通孔和新的晶体管/存储材料层。这是一个连续的、一体化的制造过程 2。

这种制造方式的根本优势在于对准精度。由于使用光刻机进行层间对准，其精度可以达到纳米级别，从而允许制造出直径极小的层间通孔（Inter-Layer Vias, ILVs）。

3.2 纳米级层间通孔（ILV）：打通垂直高速公路

单片 3D 架构的核心竞争力在于其层间互连的密度。研究数据显示，单片 3D 使用的 ILV 直径可以做到 50nm 到 100nm 量级，这比传统的 TSV（约 5000nm）小了两个数量级 10。

这一物理尺寸的缩减带来了互连密度的指数级飞跃。传统的 TSV 技术每平方毫米通常只能容纳几千到几万个连接，而单片 3D 技术的 ILV 密度可以达到每平方毫米数亿个，提升幅度超过 1000 倍 6。

这意味着，设计者不再需要像规划城市间的高速公路那样吝啬地规划层间连接，而是可以像设计芯片内部的逻辑门连线一样，随心所欲地在垂直方向上布置数以亿计的数据通道。这种极高密度的互连使得存储单元可以精细地分布在计算单元的正上方，实现真正的“存算一体”。

3.3 “曼哈顿”式计算架构隐喻

研究人员形象地将这种设计比作“计算界的曼哈顿” 2。在传统的 2D 芯片设计中，组件就像是铺展在广阔郊区的平房，占地面积大，居民（数据）互相拜访需要长途跋涉，容易造成交通拥堵。而单片 3D 芯片则像是在有限的土地上建造摩天大楼，居民可以通过无数部高速电梯（垂直互连）在楼层间瞬间移动。

在这种架构中，底层的硅 CMOS 逻辑层不仅是地基，还承担着部分核心计算任务。而在其上方，多层存储器（Memory）和额外的计算逻辑被垂直堆叠。这种设计不仅极大地缩短了物理距离，还允许异构材料的集成，即每一层可以使用最适合该层功能的材料和器件，而不必受限于底层硅工艺的特性。

________________

4. 核心材料与工艺突破：低温制造的胜利

要实现单片 3D 集成，最大的工程挑战在于热预算（Thermal Budget）。传统的硅晶体管制造工艺通常需要 1000°C 以上的高温（用于退火、掺杂激活等步骤）。如果在已经做好的底层电路及其金属布线（通常由铜或铝制成）上进行这种高温加工，会直接导致底层的金属互连熔化、扩散或器件性能退化。因此，必须开发一套低温（Low-Temperature）制造工艺，确保上层电路的制造温度控制在 400°C - 450°C 以下（这也正是后端制程 BEOL 的温度限制）8。

斯坦福和 MIT 团队的突破核心，正是在于成功整合了两种能够在低温下制造的高性能纳米技术：碳纳米管场效应晶体管（CNFETs）和电阻式随机存取存储器（RRAM）。

4.1 碳纳米管场效应晶体管 (CNFETs)

CNFET 是实现单片 3D 逻辑层的关键。硅基晶体管在低温下难以制造出高性能器件，因为高质量的单晶硅生长需要高温。然而，碳纳米管（Carbon Nanotubes, CNTs）提供了完美的替代方案。

* 低温工艺兼容性：CNFET 的制造工艺可以在低于 400°C 的温度下进行，甚至可以在室温下通过溶液法沉积 CNT。这意味着它们可以安全地构建在标准的 CMOS 逻辑层之上，而不会对底层的金属互连造成任何热损伤 8。这是单片 3D 集成得以实现的前提。

* 优异的电学性能与能效：碳纳米管具有超高的固有载流子迁移率和极薄的体型，理论上在同等尺寸下比硅晶体管具有更高的能效和更快的开关速度。MIT 的 Max Shulaker 教授团队长期致力于解决 CNT 的提纯（去除金属性 CNT）和排列（对齐）难题，并开发出了抗缺陷的设计方法，使得大规模制造高良率 CNFET 成为可能 16。在此次突破中，CNFET 被用于构建 3D 芯片中的上层逻辑电路，负责数据的本地处理和控制。

4.2 电阻式随机存取存储器 (RRAM)

为了配合计算层，团队选用了 RRAM 作为存储介质，而非传统的 DRAM 或 SRAM。DRAM 需要高温电容器工艺，难以进行 3D 单片集成；SRAM 单元面积过大（需要 6 个晶体管），难以实现高密度存储。

* 高密度与非易失性：RRAM 结构极其简单，通常由两层金属电极夹一层金属氧化物（如氧化铪 HfOx）组成，通过改变氧化物层的电阻状态来存储数据。其单元面积极小（4F²），且具有非易失性（断电后数据不丢失），非常适合用于存储 AI 模型的大量权重参数 11。

* BEOL 兼容性：RRAM 的所有材料和制造步骤都完全兼容后端制程（BEOL），可以在金属互连层中直接制造，完美契合单片 3D 的低温堆叠需求。通过多层 RRAM 的堆叠，可以实现极高的片上存储密度，从而能够将整个 AI 模型的参数存储在芯片内部，彻底消除了片外访问的需求。

4.3 发展历程与里程碑

这一技术的成熟并非一蹴而就。从 Visual 1 转化而来的发展历程显示了其深厚的技术积累：

* 2017 年：Max Shulaker 等人在《Nature》发表论文，首次展示了由 CNFET 和 RRAM 组成的单片 3D 芯片原型，验证了低温集成的可行性，但当时的工艺还处于实验室阶段 17。

* 2018 年：DARPA 启动“电子复兴计划”（ERI），资助 3DSoC 项目，旨在将这项学术成果推向工业化。MIT、斯坦福与 SkyWater 正式建立合作关系 19。

* 2020 年：SkyWater 发布了业界首个基于 CNFET 的 90nm 工艺设计套件（PDK），标志着该技术开始向商业化、标准化迈进，允许外部设计者参与 20。

* 2023-2025 年：随着工艺良率的提升和多层堆叠技术的成熟，团队成功流片并测试了包含数百万个晶体管和存储单元的复杂 SoC，最终在 IEDM 2025 上发表了关于 Llama 大模型性能突破的重磅论文 1。

________________

5. IEDM 2025 架构创新深入剖析

在 2025 年 IEDM 会议上发表的论文中，研究团队不仅展示了材料的集成，更披露了针对单片 3D 特性定制的电路架构创新，其中最引人注目的是“Tucked Sense Amplifiers”（隐蔽式灵敏放大器）。

5.1 隐蔽式灵敏放大器 (Tucked Sense Amplifiers)

在传统的存储器设计中，灵敏放大器（Sense Amplifiers，用于检测存储单元微弱电流并将其放大为数字信号的电路）通常占据了相当大的芯片面积，并且位于存储阵列的边缘。这种布局限制了存储阵列的密度和数据读取的并行度。

得益于单片 3D 的高密度垂直互连，研究团队提出了一种全新的布局方案：利用垂直方向的空间，将灵敏放大器“藏”（Tuck）在存储阵列的正下方（即底层的硅 CMOS 逻辑层中），或者是夹在存储层之间的逻辑层中 5。

* 面积效率最大化：这种设计释放了存储层的宝贵空间，使得 RRAM 阵列可以做到无间隙的紧密排列，极大地提升了有效存储密度。

* 带宽倍增：由于灵敏放大器就在存储单元的“脚下”，通过极短的 ILV 连接，信号传输路径被压缩到极致。这不仅降低了寄生电容和读取延迟，还允许更多的灵敏放大器同时工作，从而显著提升了内存的读取带宽。论文指出，这种设计实现了比传统 CMOS 基准高 4 倍的读取带宽 5。

5.2 异构集成的协同效应

该芯片采用了典型的“三明治”或多层交错结构：

1. 底层 (Tier 0)：基于 SkyWater 90nm 工艺的标准硅 CMOS 逻辑，负责高性能计算、全局控制以及模拟电路（如灵敏放大器）。

2. 中间层 (Inter-tiers)：多层 RRAM 存储阵列，用于高密度数据存储。由于 RRAM 可以堆叠多层，存储容量随层数线性增加。

3. 上层 (Upper Tiers)：CNFET 逻辑层，用于执行存内计算（In-Memory Computing）或近存计算。这些逻辑电路直接处理从紧邻的 RRAM 层读取的数据。

这种异构集成策略充分利用了各材料的优势：硅 CMOS 提供成熟可靠的基础设施和模拟性能，RRAM 提供高密度存储，CNFET 提供低温制造的高性能逻辑，共同构建了一个能够应对复杂 AI 负载的高效系统。

________________

6. 性能基准测试：Llama 大模型的实战表现

IEDM 2025 论文发布的数据不仅仅是理论推导，更包含了实际的硬件测试和基于物理测量的精确模拟。这些数据直观地展示了单片 3D 架构在处理真实世界 AI 负载时的巨大潜力。

6.1 硬件实测数据

在 SkyWater 制造的原型芯片上，团队进行了广泛的电气特性测试，并将结果与采用相同 90nm 工艺制造的传统 2D 芯片进行了对比：

* 吞吐量与带宽：3D 原型芯片实现了约 4 倍 的计算吞吐量（Throughput）提升 1。这一提升直接归功于消除了数据搬运的瓶颈，使得计算单元能够以更高的利用率运行。

* 数据读取带宽：得益于隐蔽式灵敏放大器和高密度 ILV，读取带宽同样提升了约 4 倍，且大幅降低了访问延迟 8。

6.2 Llama 大模型模拟预测

鉴于目前的硬件原型尚未达到全规模量产的层数，研究团队利用硬件实测数据校准了模拟器，预测了当芯片层数进一步增加（例如堆叠更多层 RRAM 和 CNFET）时的系统级性能：

* 12 倍推理速度跃升：在运行基于 Meta Llama 架构的模型时，多层单片 3D 芯片预计可实现高达 12 倍 的速度提升 6。这意味着原本需要 1 秒钟生成的文本，现在仅需不到 0.1 秒，极大地改善了用户体验。

* 能效革命（EDP）：在能量延迟积（Energy-Delay Product, EDP）这一衡量芯片综合效率的关键指标上，未来的 3D 芯片有望实现 100 到 1000 倍 的改善 3。这是一个惊人的数字，意味着在完成同样的 AI 推理任务时，能耗仅为现有芯片的几百分之一，或者在相同能耗预算下，性能提升数百倍。

6.3 为什么 Llama 模型受益最大？

Llama 等基于 Transformer 架构的大语言模型是典型的**“访存密集型”（Memory-Bound）**应用。

* 参数搬运：在生成每一个 Token 时，模型都需要将数十亿个参数从内存加载到计算单元。对于传统的 2D 芯片，这部分时间占据了推理延迟的绝大部分。

* KV Cache 瓶颈：随着对话上下文长度的增加，Key-Value Cache 的体积迅速膨胀，对显存带宽和容量提出了巨大挑战。

* 单片 3D 的解法：单片 3D 架构通过将海量 RRAM 存储直接堆叠在计算逻辑之上，并利用高带宽 ILV 连接，实际上将所有参数都变成了“片上缓存”（On-chip Cache）。这种超低延迟、超高带宽的访问模式，使得“权重加载”的时间几乎可以忽略不计，从而让计算单元（MACs）能够持续满负荷运行，消除了“计算单元等待数据”的空转时间，因此在 Llama 等大模型负载上表现出了远超传统芯片的加速比。

________________

7. 制造与商业化：SkyWater 的 90nm 逆袭

斯坦福-MIT 项目最大的里程碑不在于“发明”了这些技术，而在于证明了它们可以量产。选择在 90nm 这一“古老”的工艺节点上实现突破，本身就蕴含着深刻的产业逻辑。

7.1 SkyWater Technology 的角色与战略

SkyWater 是美国唯一一家纯代工（Pure-play）的半导体制造商，由美资控股，总部位于明尼苏达州 3。在先进制程（如 5nm, 3nm）主要集中在东亚（台积电、三星）的背景下，SkyWater 扮演着美国本土特种工艺和国防微电子制造的关键角色。

该项目的成功流片标志着美国在本土掌握了下一代异构集成制造能力。通过与 MIT 和斯坦福的合作，SkyWater 不仅验证了技术，还发布了 PDK（工艺设计套件），这意味着其他芯片设计师现在也可以使用这套规则来设计自己的 3D 芯片 20。这是一个技术从“科研孤岛”转向“生态系统”的关键信号。

7.2 为何选择 90nm？

许多人可能会质疑，为何在 3nm 时代使用 90nm？

1. 验证成本与可行性：90nm 是一个极其成熟、低成本且高良率的节点。作为学术界与工业界的首次商业代工级验证，使用成熟节点可以大幅降低试错成本，确立基线。

2. 3D 缩放 > 2D 缩放：该研究的核心论点正是：通过 3D 堆叠获得的密度和带宽红利，足以让“旧工艺”在特定 AI 任务上击败“新工艺”的平面芯片。研究表明，单片 3D 的 90nm 芯片在能效和吞吐量上可以超越 7nm 的 2D 芯片，因为 AI 的瓶颈不在晶体管开关速度，而在数据传输 8。

3. 设备兼容性：CNFET 和 RRAM 的沉积工艺已成功整合进 SkyWater 的标准 200mm 量产流程，证明了这种“异构集成”不需要颠覆现有的代工厂基础设施，也不需要昂贵的 EUV 光刻机 2。这对于盘活全球大量存量的成熟制程产能具有巨大的经济意义。

7.3 商业化前景与良率

论文指出，该芯片的制造过程良率高，且使用了标准的半导体制造设备。与台积电 SoIC 等需要昂贵的高精度混合键合（Hybrid Bonding）设备不同，单片 3D 通过沉积生长实现层间连接，避免了复杂的对准和键合步骤，潜在制造成本更低。这一特性使其在物联网、边缘计算等对成本敏感的领域具有极强的竞争力。

________________

8. 挑战与展望：散热、可靠性与未来路径

尽管单片 3D 技术展示了美好的前景，但在大规模商业化应用之前，仍面临一些工程挑战，其中最显著的是热管理。

8.1 3D 芯片的散热挑战

当多层计算和存储单元垂直堆叠时，功率密度会显著增加，且中间层的热量难以向外散发。传统的风冷或顶层散热片可能不足以应对高层数堆叠带来的热流密度。

针对这一问题，学术界和工业界正在探索**层间冷却（Inter-layer Cooling）**技术。例如，在堆叠层之间集成微流控通道（Microfluidic Channels），让冷却液直接流过芯片内部带走热量 18。虽然增加了封装的复杂性，但这被认为是解决 3D 芯片散热的终极方案。此外，由于单片 3D 极大地降低了数据传输功耗（占总功耗的大头），其整体发热量在同等性能下可能反而低于传统芯片，这在一定程度上缓解了散热压力。

8.2 迈向 1000 倍性能提升的路线图

斯坦福大学 Subhasish Mitra 教授表示，目前的成果只是开始。随着层数从目前的几层增加到几十层甚至上百层，以及制造工艺从 90nm 迁移到更先进节点（如 28nm 或 14nm），未来的单片 3D 芯片有望实现 1000 倍 的综合性能提升 3。这将彻底打破现有的计算物理限制，为通用人工智能（AGI）提供必要的硬件基石。

8.3 战略意义：边缘 AI 与供应链自主

* 重塑边缘 AI：单片 3D 芯片的高能效和高密度，使得在手机、无人机、AR 眼镜等电池供电的边缘设备上运行 Llama 7B 等大模型成为可能，无需联网即可实现本地智能。这将深刻改变物联网和消费电子的形态。

* 供应链自主化：在芯片地缘政治日益复杂的背景下，斯坦福-MIT-SkyWater 的合作展示了一条不依赖东亚先进制程供应链（如 3nm/5nm EUV 光刻机）的超车路径。通过材料和架构创新，美国本土的中低端晶圆厂也能制造出性能匹配甚至超越先进节点的特定用途 AI 芯片，这对于国家安全和供应链韧性具有重要战略意义。

9. 结论

斯坦福与 MIT 联手 SkyWater 开发的单片 3D AI 芯片不仅是真实存在的技术突破，更是半导体发展史上的一个重要转折点。它用扎实的工程实践证明了：在原子尺度上打破计算与存储的物理边界是可行的，且可以在成熟的商业产线上实现。

这项技术通过垂直维度的扩张和异构集成，有效地解决了大模型时代的“内存墙”与“小型化墙”双重危机。它告诉我们，未来的摩尔定律将不再单纯依赖光刻机的波长，而是依赖于我们能在垂直方向上构建多高的智慧高塔。随着 PDK 的发布和生态的建立，我们有理由期待，这种基于“曼哈顿”理念的 3D 芯片将在未来几年内从实验室走向千行百业，驱动 AI 从云端算力中心走向无处不在的边缘智能。

________________

参考文献索引

* 6

: 关于 4-12 倍性能提升及 IEDM 会议发布的新闻报道。

* 1

: 关于 SkyWater 90nm 工艺、CNFET/RRAM 材料及低温制造的技术细节。

* 2

: 斯坦福新闻中心关于“高楼”隐喻及单片 3D 概念的官方解释。

* 4

: IEDM 2025 会议议程及论文标题（Foundry Monolithic 3D...）。

* 9

: 关于 TSV 与单片 3D ILV 互连密度的技术对比数据。

* 5

: 关于“隐蔽式灵敏放大器”（Tucked Sense Amplifiers）的技术细节。

* 19

: 关于 SkyWater PDK 发布及 DARPA 3DSoC 项目的历史背景。

* 7

: Llama 大模型性能模拟及能效（EDP）数据来源。