MacroAlpha.io
Launch App启动应用

LLMWIKI · CONCEPT

共封装光学 (Co-packaged Optics, CPO)

Intel 与 TSMC 在 2025 年底联合发布的"玻璃基板+片上光学"架构——把光引擎从机柜前面板搬到 GPU 包内,铜线让位于光,能耗从 15 pJ/bit 降至 5 pJ/bit

免费开放 · 更新于

TL;DRIntel 与 TSMC 在 2025 年底联合发布的"玻璃基板+片上光学"架构——把光引擎从机柜前面板搬到 GPU 包内,铜线让位于光,能耗从 15 pJ/bit 降至 5 pJ/bit

共封装光学(Co-packaged Optics, CPO)是 Intel 与 TSMC 在 2025 年 12 月 28 日联合发布的下一代 AI 互连架构^1——把光学引擎从机柜前面板搬进 GPU/交换机的同一封装内,让光信号取代铜信号承担长距离数据传输。这一架构与 单片 3D 集成、流形约束超连接 共同构成了 2026 年攻击 内存墙 的三大硬件突破。

物理诊断:铜的物理极限

进入 224 Gbps PAM4 时代后,铜线遭遇两个不可调和的物理屏障^1:

趋肤效应(Skin Effect)

频率越高,交流电越被挤到导体表面流动,有效截面急剧减小,等效电阻在 224 Gbps 时比直流高出几个数量级

介质损耗(Dielectric Loss)

封装基板的有机材料不是完美绝缘体——电磁场在 100 GHz+ 振荡时,材料内的偶极子吸收能量转化为热。标准有机基板的插入损耗 >3-4 dB/英寸 @112 GHz——信号走几英寸就被噪声淹没。

DSP 税:30-40% 的能耗浪费

为补偿损耗,工业界被迫加入数字信号处理器(DSP)和重定时器(Retimer)作为中继。代价:现代 AI 集群 30-40% 的总功耗,不是用于计算,而是用于 I/O 中继^1。

CPO 的三层革命

graph TB
    A[CPO 三层革命] --> B[材料:玻璃替代有机基板]
    A --> C[架构:光引擎搬入封装]
    A --> D[标准:UCIe + OIF ELS]
    B --> B1[Through-Glass Vias TGV<br/>互连密度 ×10]
    B --> B2[超平整<br/>支持大尺寸封装]
    C --> C1[电信号路径 mm 级<br/>不再 inch 级]
    C --> C2[摆脱 DSP 中继<br/>能耗 15→5 pJ/bit]
    D --> D1[多厂商互通]
    D --> D2[激光器可单独更换<br/>解决可维护性]

玻璃基板:为什么放弃有机材料

封装领域的根本转向——从有机树脂(ABF)换成玻璃核心基板^1。

性能维度 有机基板 玻璃基板
杨氏模量(刚度) 极高
大尺寸下的翘曲 严重 几乎为零
介质损耗 极低
互连密度 10×(Intel 数据)
通孔最小直径 THV ~50μm TGV ~5-10μm
适合面板尺寸 中等 510×515mm 大面板

玻璃基板的核心优势:超平整性 + 低损耗 + 高密度 TGV。这使得它可以承载下一代 GPU 所需的多 HBM 堆叠、多 chiplet、片上光学等"超大封装"。

三阶段演化:CPO 不是凭空出现

graph LR
    A[Pluggable<br/>前面板模块] --> B[NPO<br/>近封装光学]
    B --> C[CPO<br/>共封装光学]
    A -.->|电信号走几英寸| A1[需 DSP 中继 15 pJ/bit]
    B -.->|缩短到 ~10cm| B1[功耗中等]
    C -.->|压缩到 mm 级| C1[摆脱 DSP <5 pJ/bit]

TSMC COUPE 与 Intel 玻璃基板:技术分工

TSMC COUPE(Compact Universal Photonic Engine):用 SoIC 把电集成电路(EIC)直接堆在光集成电路(PIC)之上的 3D 光学引擎^1

  • 无焊球的混合键合 → 极低寄生电容
  • 激光功耗下降 40%、带宽密度提升 23×

Intel 玻璃基板:超平整的玻璃核心 + 高密度 TGV^1

  • 翘曲度比有机基板低 50%
  • 支持 510×515mm 大面板光刻

联合发布意义:标准化两者之间的接口,意味着 NVIDIA 的 GPU 可以用 TSMC 的光引擎 + Intel 的玻璃基板 + Broadcom 的光交换 ASIC 拼成一套系统——CPO 从专有实验进入产业生态。

关键指标:8× 带宽密度 + 40% 能效

指标 传统铜 + DSP CPO(2026 量产)
单包边缘带宽 ~12 Tbps >100 Tbps(8×)
单 bit 能耗 15-20 pJ/bit <5 pJ/bit(-67%)
DSP 中继占比 30-40% 系统功耗 接近零

可维护性挑战与 ELS 解决方案

CPO 最大的工程挑战:如果激光器在 GPU 封装内坏掉,难道要丢掉整个 5 万美元的 GPU?

OIF 标准化的解决方案——外部激光源(External Laser Source, ELSFP)^1:

  • 激光器保留在机柜前面板(可热插拔)
  • 通过光纤向 GPU 封装内传输"哑光"(continuous wave)
  • 封装内的调制器(Modulator)才是真正干活的、紧贴 GPU 的部分
  • 激光器烧了,换 500 美元的模块即可

这是一种"分割工艺成熟度"的优雅工程妥协——把最易损的部分外置,让最高价值的核心保持低风险。

经济效应:玻璃时代的赢家

CPO 的崛起带动整个供应链的价值迁移:

graph TB
    A[CPO 时代赢家] --> B[玻璃基板供应商]
    A --> C[CPO 引擎制造商]
    A --> D[先进封装代工]
    A --> E[标准协议制定者]
    B --> B1[Corning / Absolics / Schott]
    C --> C1[Broadcom / Marvell / Lightmatter]
    D --> D1[TSMC SoIC / Intel IFS]
    E --> E1[UCIe-Optical / OIF ELSFP]

市场规模预测^1:

  • CPO 市场:2026 启动,2036 突破 200 亿美元(CAGR 37-46%)
  • 玻璃基板市场:2035 预计 100-120 亿美元

与 NVIDIA Rubin / AMD Helios 的协同

NVIDIA Rubin(2026/2027)和 AMD Helios(2026)的路线图都已对齐 CPO 时代^1:

  • NVLink 6.0 预期从电信号转向光信号
  • 120kW+ 单机柜 的密度下,前面板根本塞不下足够的铜电缆
  • 这种密度只能靠 CPO 实现

与本频道核心命题的对接

  • 内存墙 的对接:CPO 与 单片 3D 集成 是攻击同一堵墙的两条互补路径——3D 处理"片上数据迁移",CPO 处理"跨芯片数据迁移"
  • 万物源于比特 的对接:从铜到光的转变是"比特的物质载体"的根本升级——从电子到光子
  • 信息熵 的对接:CPO 的本质是用更低能耗维持同等信道容量——香农公式的物理工程化
共封装光学 (Co-packaged Optics, CPO) · 关系图